Architektur für die Anbindung eines CMOS-Kameramoduls mit Low-Level-Interface an einen FPGA

Beitrag zum 43. Workshop der Multi-Projekt Chipgruppe (MPC) am 5. Februar 2010 an der Hochschule Esslingen/Göppingen von Frank Schumacher, Ruben Sessler, Stephan Nothacker, Thomas Greiner und Frank Kesel.

Zusammenfassung:
Die ständig steigende Datenrate moderner Bildsensoren stellt hohe Anforderungen an das gesamte Bildaufnahmesystem. Zur schnellen und effizienten Umsetzung bieten sich FPGAs an. Von Vorteil ist hier auch eine mögliche parallele Vorverarbeitung der Bilddaten. Schwierig gestaltet sich oft die elektronische Anbindung an das Gesamtsystem. Die Schnittstelle der Kameramodule ist proprietär, so dass für die Anbindung der FPGAs eine spezielle Lösung entworfen und realisiert werden muss.
Dieser Beitrag beschreibt Architektur und Funktionsweise einer entsprechend ausgearbeiteten Schnittstelle. Im Detail werden die Bilddaten über die realisierte Schnittstelle vom FPGA ausgelesen, in FIFOs zwischengespeichert, mittels eines Debayer-Algorithmus vorverarbeitet und im RAM gespeichert. Auf das RAM greift ein On-Board DVI-Controller mittels des Xilinx TFT-IP-Cores zu und stellt das Bild auf einem TFT-Display dar. Im Rahmen der Arbeit wurden verschiedene FPGA-Architekturen zum Datentransfer und Debayering evaluiert und verglichen. Als Hardware kam ein Xilinx ML510 Evaluationsboard mit einem Virtex5-FPGA zum Einsatz sowie ein Kameramodul mit 5 Megapixel CMOS-Chip zum Einsatz.

Der Beitrag ist im Tagungsband veröffentlicht.