Entwurf eines dynamisch rekonfigurierbaren Rechensystems auf Basis eines Virtex-5 FPGAs

Beitrag zum 46. Workshop der Multi-Projekt Chipgruppe (MPC) am 8 Juli 2011 an der Hochschule Furtwangen von André Netzeband, Frank Kesel und Thomas Greiner.

Zusammenfassung: Dynamisch rekonfigurierbare Rechensysteme sind Systeme, welche ihre Hardwarekonfiguration zur Laufzeit verändern können. Hiermit ist es möglich sehr flexible Rechensysteme aufzubauen, welche im Bezug auf Energiever-brauch, Chipfläche und Kosten dennoch effizient sind. Im Gegensatz zu Standardrechensystemen, bei denen eine hohe Flexibilität durch überdimensionierte Rechenleistung erreicht wird, setzen dynamisch rekonfigurierbare Rechensysteme auf Hardwareeinheiten, die komplexe Berechnungen parallel ausführen und bei einer neuen Aufgabenstellung ausgetauscht werden können. Die Realisierung solcher Systeme ist mit partiell rekonfigurierbaren FPGAs möglich, die es zulassen nur einen Teil ihrer Logik zu rekonfigurieren, während die restliche Logik in ihrer Funktion nicht unterbrochen wird.